コストの削减——ECP5とECP5-5Gは競合企業のFPGAに比べて40%もコストが削減でき,ルーティングアーキテクチャ,デュアルチャネル并行转换器,拡張DSPブロックを内蔵したASICとASSPへの接続を提供し,乗算器の使用率を最大4倍にします。
小型で2倍の機能密度- 最大85K LUTでSERDESを使用した10×10毫米,0.5毫米ピッチパッケージを実现スマートボールの减少により,既存の低コストPCB技术をパッケージへ简単に统合します。
消费电力が30%低下- 0.25 w以下でシングルチャンネル并行转换器機能,0.5 w以下でクワッドチャンネル并行转换器機能とスタティックとダイナミック共に低消費電力化。