钻石のするダウンロードまでためするするするツールとためするするれいますためするするていますにするするれいますにするするていますするするするていためするするするてい。8.1（64‰），そしてWindows10（64‰）。
| パッケージ |
OSy |
バージョン |
日本 |
フォーマット |
サイズ |
| 晶格的钻石 |
Windows 64位 |
3.10 |
10/10/2017 |
邮政编码 |
1.6 GB |
钻石基地実行ファイルははははは设定からのダウンロードまで，ラティスのfpgaを使するするに必要なツールととがすべて含まれていますがすべてos osていますます対応するos osいますます。対応するlinux osは红色帽子企业Linuxのバージョン4,5，6¼7です。
| パッケージ |
OS. |
バージョン |
日本 |
フォーマット |
サイズ |
| 晶格的钻石 |
Linux 64位 |
3.10 |
10/10/2017 |
rpm. |
1.1 GB |
晶格钻石の全機能リスト
格子钻石ソフトウェアソフトウェア，コスト重视でで消费电力のラティスfpgaアーキテクチャアーキテクチャために最适さた，最先端の设计·実装です.diamondは设计推敲，使いやすさ，改善された，および多数の机械张を加油たことを特とする，ispleverの后継です。新しい机械と拡张机械の组みわせによって，ユーザは従完了も迅速かつに设计完了し，そしてより良いしを得ることになります。钻石钻石は，デザイン入力からラティスデバイスをするまでの，ロバストで完全なソフトウェア环境ですては世代亘って蓄积蓄积れきたたののエンジンきたツールの，実绩豊富な装ています。以下に格子钻石で提供さ，主要なツールの全リストをますます示し示し
プロジェクト管理
晶格钻石環境
格子钻石ソフトウェア环境は，以下のツールを含むの机械を提供します。
- プロジェクト管理のためのファイルリスト・ビュー
- デザインの実装を制御するためのプロセス・ビュー
- プロジェクトのオープン,最近のプロジェクト,ソフトウェア・アップデート,オンラインヘルプ,およびラティス・ウェブサイトへ迅速にリンクできるスタートページ
- すべてのレポートを見るために集約された場所となるレポート・ビュー
- すべてのの力，ウォーニング，エラー，およびスクリプティング制御のため集约された场所
- すべてのツール・ビューのための集約されたメニュー,アイコン,および制御
ロバストなプロジェクト机械
晶格钻石における設計プロジェクトは,よりロバストなプロジェクト構成と機能性を提供することで,デザインの推敲を可能にする機能が格段に強化されました。钻石のプロジェクトでは,以下のような主要な改善が含まれています。
- Verilog,硬件描述语言(VHDL)、EDIFおよびスケマティックの各ソースを混在可能
- 単一プロジェクト内に”インプリメンテーション(实现)”として,デザインの複数バージョンを定義することが可能となり,設計の推敲が容易化
- インプリメンテーションインプリメンテーションの「レシピレシピに相当“ストラテジ（策略）”を，プロジェクト内で定义し，またはプロジェクト间で共共すること可
- 制约设定やタイミング解析，电力计算，そしてハードウェア·デバッグなどののののの··が
- 様々なオプション設定を探ることで最も良い結果を得るように,ランマネージャ(运行管理器)ビューで複数のインプリメンテーションを並列処理する設定が可能。ランマネージャでは,プロジェクトにおけるインプリメンテーションを選択して,結果が比較できます。また,マルチコア・プロセッサのシステムでは,幾つのコアを使用するかを設定できますので,システムへの負荷を管理できます。
設計エントリー
高密度脂蛋白エントリー(テキストエディタ)
钻石は硬件描述语言(VHDL), Verilog HDL、EDIFおよびラティス制約言語のようなキーワードのハイライトに対応する,直感的なHDLテキストエディタを含んでいます。また,デフォルトとしてお好みのエディタを設定できます。
スケマティック(回路図)エディタ
スケマティック・エディタ(原理图编辑)ビューは,すべてのデバイスファミリに対応し,高密度脂蛋白ブロックのブロック図やゲートレベル回路図をグラフィカルな形式で用いることで,プログラマブル・ロジックデザインを表記することを手助けします。
IPexpress
IPexpressビューはラティスの機能モジュールリストと,ラティスデバイスのために最適化されたIPとのインターフェイスです。IPexpressは、これらの機能をスムーズに構成して、ユーザ独自の設計に組み込むことができるようにすることで、デザインプロセスを加速する一助となります。ラティスIPコアには、PCIバスコントローラやDDRメモリコントローラ、そしてイーサネットMACやDSP機能など、これ以外にも良く採用されている業界標準的な機能が多数含まれています。これらのIPコアに関するより詳細な情報については、ここをクリックしてください。
高密度脂蛋白解析
統合されているHDLコードチェック機能で,論理合成の前にデザインを解析することによって,時間を節約しましょう。プロジェクトを立ち上げると,ファイルリスト窓やプロセス窓と共にハイアラーキ・ビュー(层次结构视图)が自動的にオープンします。論理合成後は,リソース使用数が自動的にアノテートされて階層ごとに表示されます。マッピング後も物理エレメント(スライス)数として更新されます。高密度脂蛋白ダイヤグラム(高密度脂蛋白图)がツールバーやメニューから開けます。これには複数のビューがあり,論理合成前のHDLをグラフィカルに表示したり,設計に対してBKM(最著名的方法)ルールチェックを実行したりすることができます。
LDC编辑器
ラティスのオリジナル論理合成ツール证交所(晶格合成引擎)を用いる場合には署(Synopsys对此设计编译器)フォーマットによる論理合成制約をLDCグラフィカル・エディタで生成・編集できます。本エディタはデザイン内のクロックやポート,ネット名などを自動で抽出・表示し,リアルタイムで文法チェックします。生成された署ファイルは证交所が読み込みます。
平台设计
プラットホーム・デザイナ(平台设计师)はプラットホーム・マネージャ2かまたはMachXO2,および必要に応じて付随して使用するASC(ハードウェア管理エクスパンダ:模拟和控制)を用いるハードウェアシステムの設計に用いられます。プラットホーム・デザイナの統合設計環境により,デバイスのパラメータ設定からハードウェア管理アルゴリズムの実装,高密度脂蛋白生成,シミュレーション,ポート割り当て,そしてボード上のデバイスに書き込む电平ファイルの生成に至るまで全て実行できます。プラットホーム・デザイナはASC用設定である検出電流や温度,電圧監視の値,またファン制御やフォールトログ部品,ポートやノードなど個別のエディタ画面が用意されています。
应当合成
machxo2とmachxoデバイスファミリデバイスにに最良のをためため使使使できるを得るためエンジン（lse）をを合成エンジンて.lseはラティスfpgaの内部に焦点をfpgaの内部に焦点をわせて，十なわせて，十ななされた成果物.Lseはverilogとvhdl言语の両両にし，制约を与えるためにsdc形式を钻石ソフトウェアいい。これは钻石ソフトウェアに组み込まれいdiamのでに组み込まてますのでのでがれするますのでファミリががされたた合，管理合成ツールのオプションにます.lseについての详细はこちら。
synopsys社synplify pro for lattice
晶格钻石は大規模設計を管理し,ラティスFPGAのために最適化されたベストフィットと性能を引き出すための手助けとなる様々なツールと機能を持つ,業界トップの論理合成ソリューションであるSynopsys对此社のSynplify Pro的晶格を統合しています。また,Synplify Pro晶格にはHDLアナリスト(分析师)があります。これはデザインの解析や,RTLソースコードとのクロスプロービング用に,RTLのスケマティック(回路図)を自動的に出力します。他の先進の機能としては以下が含まれます。
- 最好的(行为提取合成技术:ビヘービャ抽出論理合成テクノロジ)は,伝統的なツールに比較して極めて短い時間でグローバルに最適化されたデザインを生成
- 包括的な言語コンパイラ(语言编译器)は広範なVerilogと硬件描述语言(VHDL)言語構造に対応
- 制范围約エディタは論理合成と配置配線のための,スプレッドシート形式の設計制約エントリー
- 演算・データパス機能に対して高性能でエリア効率の良い実装のために統合されたモジュール生成
- テクノロジ非依存のRTLソースコードに対応する自動的なRAM推論
- 文法チェッカがある，言语センシティブなhdlソース·エディタエディタを合
- 性能改善のためののパイプライン器やromに対する自动レジスタ·バランス化机能
- 各FPGAデバイスファミリにカスタマイズされ,テクノロジ非依存でターゲットデバイスに最適な実装を確実にするマッピング
- 高密度脂蛋白アナリスト(分析师)で解析やRTLソースコードとのクロスプロービング用に自動的にデザインのRTL回路図を生成
- Verilogとvhdlの在言语に対応
- コンパイルポイントのサポート
- 性能改善のための自動リタイミング(レジスタ間の組み合わせ論理をバランスさせる処理)
- ASIC用にrtlににされれたクロックやローカル生成さたクロックを，fpgaに效率的に装するするの自动変换
インプリメンテーション
スプレッドシート・ビュー
ispLEVERのデザインプランナが持っていた複数の機能が,晶格钻石では個別のビューに対応し,各ビュー間でシームレスに連携します。主要なコンポーネントはスプレッドシート・ビュー(电子表格视图)です。このビューでは,ピン割り当てやクロックリソース割り当て,グローバル制約,そしてタイミング制約やその他などの設計制約を入力して,表示・確認することができます。スプレッドシート・ビューでは、他のいくつかのビューとのクロスプロービング機能があり、また複数の制約ファイルを管理するためのファイルリスト（File List）ビューとも連携します。特定のデバイスファミリ内で規模の異なるデバイスに移行する場合、スプレッドシート・ビューは非互換のピンを表示します。
パッケージ・ビュー
パッケージ・ビュー(包视图)では,グラフィカルに信号をピンに割当てることが容易にできます。また,パッケージ・ビューには,出力の同時スイッチングで引き起こされるノイズをチェックするSSOノイズ解析の,グラフ表示機能があります。パッケージ・ビューはスプレッドシート・ビューやフロアプラン・ビュー（Floorplan View）、および他を含むいくつかのビューにクロスプロービングできます。特定のデバイスファミリ内で規模の異なるデバイスに移行する場合、パッケージ・ビューは非互換のピンを表示します。
フロアプラン・ビュー,フィジカル・ビュー,ネットリスト・ビュー,非传染性疾病ビュー,デバイス・ビュー
晶格钻石には幾つかの抽象化機能があります。フロアプラン・ビュー(平面布置图视图)では配置に関する制約を表示し,また編集する機能があります。フィジカル・ビュー(物理视图)では,タイミングに関する問題のより詳細な理解のために,物理的な配線とパスの詳細を読み取り専用として表示します。ネットリスト・ビュー(网络列表视图)では,制約を設定するために設計内のポートやインスタンス,およびネットの閲覧ができ,パッケージ・ビューなどの他のビューへドラッグ・アンド・ドロップできます。非传染性疾病ビューでは,SLICEやPIO,そしてIOLOGICや他のエレメントなど,物理的なコンポーネントの詳細な使い方に関する情報へのアクセスができます。デバイス・ビュー(设备视图)では,デバイスに特有のリソースを閲覧する機能や,他のビューにクロスプローブすることができます。これらのビューを一緒に用いることで,デザインの実装を解析して,そして制約を与えるために必要な情報を得ることができます。
ECOエディタ
ECOエディタは、I / O (sysIO)設定や锁相环パラメータ,或いはメモリ初期化など,頻繁に使用されるネットリストの編集機能を,史诗などフル機能を持ったエディタを使用することなく,迅速に行うことができます。信号プローブ機能ではテスト用途に内部ノードを外部ピンに容易に引き出すことができます。
史诗
史诗デバイスエディタは,デザインの詳細な物理的実装情報についての表示と編集ができます。票面价值(配置配線)処理の後に,配線リソースの接続,物理エレメントのプログラミング,そしてI / Oバッファの構成などのような物理的な詳細を調べたり,または直接編集したりすることができるため,究極の制御方法となります。
解析
タイミングアナライザ・ビュー
タイミングアナライザ・ビュー(时机分析仪视图)はタイミング情報を閲覧するための,使いやすいグラフィカル環境です。タイミングパス,詳細パス,およびパスのスケマティック・ビューを迅速に表示させるには,単に制約をクリックします。また,全く同じ情報を未制約パスについても表示し,タイミング・クロージャのフローを効率化します。満たさない制約については赤で表示するなど,判別が視覚的に容易で,設計に直ちにフィードバックできます。タイミング解析ビューにおける主要な利点の一つは,クロックジッタを含めてタイミング制約が変更されたときに,迅速に更新される解析機能です。もはや跟踪(タイミング解析)レポートを再取得するためにデザインを再実装する必要はありません。タイミング解析の”アップデート”をクリックすると,解析レポート処理が直接実行されます。
パワーカリキュレータ
パワーカリキュレータ(功率计算器)は電力見積もりや計算結果の表示,そしてグラフィカルな電力表示とレポートを提供するために,データに基づいた高精度なデータモデルを用いています。ヒートシンクや気流,およびボードの複雑さを含む実環境の熱的条件をモデル化するために,熱抵抗オプションを用いることができます。パワーカリキュレータのデータに基づくアプローチは、特に低消費電力設計アプリケーションでターゲットにする特定の消費電力が決まっているときなど、非常に正確な電力見積もり・計算結果が得られ、高い信頼性を与えます。パワーカリキュレータにはスタンドアローン版も用意されています。
オンチップデバッグ・ハードウェア解析
揭示インサータ
揭示インサータ（inserter）は，リアルタイム解析のためにアナライザ·デバッグハードウェアの容易插入可にする，“信号中心（以信号为中心）”モデルを采用しします.REvealは，行流时，时にににでき，またまた数のイベントトリガをこともできる机能特价です。
揭示アナライザ
揭示アナライザ（分析仪）は，実行时にダイナミックに，复复イベントイベントを能イベントをささた波形イベント集约され波形としてする能を特色とてますdiam .Lattice钻石では波形表示における。
Tclスクリプティングのサポート
晶格钻石ソフトウェアには,デザインフローをスクリプト処理するための機能があります。晶格钻石環境のTCLコンソールに加えて、独立したTCLコンソール・アプリケーションでスクリプトを単独で実行できます。Diamond特有のTCLコマンド・ディクショナリが、以下の領域用に用意されています。
- プロジェクト管理
- ネットリスト·クェリー
- 高密度脂蛋白コードチェック
- 電力見積もり
- オンチップデバッガ挿入
- オンチップデバッグ解析
シミュレーション
シミュレーション・ウィザード
格子钻石の··ウィザード（模拟向导）は，复数のよりなるテストシミュレーションの対応をて，シミュレーション·ウィザードデザインをします。出シミュレーション手顺をしな，すべて·ウィザードウィザードはまさに必要とするものを得るためのともの得るためののするものを得るためのするものを得るための必要ものを得るためための必要もの
Aldec社Active-HDL晶格版二世
晶格钻石はAldec社からの高速で包括的,かつ機能の豊富なシミュレーション環境Active-HDL晶格第二版を統合しています。硬件描述语言(VHDL)とVerilogの混在言語シミュレーションに対応し,また言語アシスタント(语言助理)やコード実行トレース(代码执行跟踪),アドバンスト・ブレークポイント管理(先进的断点管理),そしてメモリビューア(内存查看)など,先進の検証・デバッグ機能を多数備えています。钻石無償版(免费版)ライセンスには,同等な機能の多くに対応しつつ,より少ないシステムメモリで動作するActive-HDL Web版二世を統合しています。Aldec社Active-HDL晶格第二版とActive-HDL Web版二世はWindowsプラットホーム用のみに用意しています。
プログラミング
プログラマ
钻石にフルに統合された版とスタンドアロン版により,プログラマ(程序员)は単一もしくは複数のFPGAデバイスの通常のプログラミングを容易にします。プログラマには選択リスト内にない独自のSPIフラッシュメモリ・デバイスを追加する機能があります。これにより短時間で所望のデバイスに対する書き込みが可能です。
デプロイメント·ツール
デプロイメント·ツール（钻石部署工具）は，お使いのプログラミングファイルフォーマットにする直感直感なウィザードウィザードしていウィザードししいますます。スレーブspi（sspi）対応などの机能持っていますますはていツール目标は，意図意図作业を迅速にことことこと。
ラティス钻石〖fpga，〗电力のラティスfpgaに最适最适したのデザインと実ツール提供します実ツールししますは以ししますはははは钻石の新机能はで环境からの特色のでのの。
視聴可能な動画一覧
| 动画タイトル |
時間 |
サイズ |
要約 |
| 钻石3.7 |
4:25 |
124MB. |
晶格钻石3.7で利用可能な機能の概要について |
钻石概述
|
14:48 |
28MB. |
晶格钻石ソフトウェアの新機能について。主にユーザインターフェース,設計フロー,ツールビューなどの新機能を簡単に説明します。 |
钻石关键概念
|
10：25 |
21 mb |
Diamondプロジェクトの构造，プロジェクト内での内装，戦略，およびにフォルダの使について明。また，共共デザイン使使使についてしししします。
|
| 钻石从ispLEVER导入 |
具体 |
10 mb |
钻石ソフトウェアではのののソフトウェアとはプロジェクト构造使ででてますはプロジェクトプロジェクトををを钻石ににににににインポートをについてををについてをについて说するするについて说说说说说 |
| 钻石设计流程变化 |
8:23 |
16MB. |
設計プロセスフローと,プロセスビュー,ファイルリストビュー,および実行マネージャービューの使用方法について |
| 钻石时序分析概述 |
9：36 |
21 mb |
钻石では新しいタイミングアナライザービューが含まれています。これは,タイミング制約パス,レポート,および回路図を表示するために豊富なグラフィカルインターフェースを提供します。さらに,デザインを再実装せずにタイミング制約を変更し,解析を直接実行できるため,タイミング収束プロセスが大幅に高速化します。この動画ではタイミングアナライザーのファイル管理や新しいタイミングアナライザーUI,およびタイミング制約の変更方法,新しいタイミング結果の生成方法について説明します。 |
| 钻石功率计算器 |
5:06 |
13 mb |
钻石ソフトウェアには改良された電力計算ビューが含まれています。新しい機能では電力プロジェクトファイル(PCF)を直接ファイルリストビューで管理することができます。この動画では電力計算ファイルの管理方法とビューの動作について説明します。 |
| 钻石揭示硬件调试器 |
8:09 |
14 mb |
钻石ソフトウェアには,ハードウェアのデバッグに関する揭示隔板と揭示分析仪のビューが改良されています。揭示分析仪ビューには,複数のカーソルを備えた更新された波形表示と測定のためのラバーバンディングを含む,合理化されたインターフェイスが備わっています。この動画では,揭示デバッグファイルと新しい揭示分析仪の波形変更の管理について説明していいます。
|
| 钻石模拟流 |
6:37 |
11 mb |
钻石ソフトウェアには,マルチファイルシミュレーションのテストベンチをサポートするプロジェクトの変更が含まれており,単一モジュールのシミュレーションまたは合成のためのさまざまなモデルが可能です。模拟向导が拡張され,シミュレーショントップを解析し,この情報や他のオプションをシミュレータに直接渡します。この動画では,ソフトウェアで提供されるシミュレーション機能とその基本的な使い方について説明します。 |
| 钻石Tcl脚本支持亚搏国际网址 |
2:41 |
5 mb |
钻石ソフトウェアには,デザインフローといくつかの主要なビューをスクリプト化する機能を提供する新しいTcl辞書が含まれています。このビデオでは,使用可能なTcl辞書と,UIまたはTclコンソールからTclコマンドを実行する方法について説明します。 |
| 钻石编程器 |
17 |
6 mb |
钻石ソフトウェアには,同じスキャンチェーン上の1つまたは複数のFPGAデバイスを直接プログラムするプログラマが含まれています。この動画では,UIまたは钻石の外からの使用方法について説明します。 |
晶格钻石ソフトウェアには多くの新機能が含まれています。このビデオの概要では,新しいユーザンターフェイス,デザインフロー,利用可能ないくつかのツールビューなど,いくつかの新しい機能と機能について簡単に説明します。