简单的Σ-ΔADC

使用FPGA实现模数转换器

相关产品

参考设计徽标简单西格玛 - 德尔塔模数转换器参考设计目标是在莱迪思的CPLD或FPGA中实现模数转换器该参考设计支持使用外部的模拟比较器，或选择一个片上的LVDS缓冲器，它具有差分LVDS输入。实现这一参考设计可以取代专用和昂贵的模拟至数字电路（ADC），电源监控器，和/或传感器。

可以用少的逻辑资源实现这个设计，并且具有足够的灵活性来满足各种应用。对于监测各种传感器和系统电源幅度，简单的Σ-ΔADC是一个最佳的选择。

    立即跳转到

    框图

    性能和大小

    经测试的器件 性能 I / O引脚 设计大小 版本
    ICE40UP5K-SG48I > 75兆赫 13 + 1（VREF） 99附近地区 1.0
    LCMXO2-1200HC-6MG132CES > 150兆赫 13 + 1（VREF） 62个LUT 1.3
    LCMXO2280C-5FT256C > 150兆赫 13 + 1（VREF） 51个LUT 1.3
    LFXP2-5E-5FT256C > 150兆赫 13 + 1（VREF） 66个LUT 1.3

    *可能可以在其它器件中正常工作。

    注:以上所示的性能和设计尺寸只是估计。实际结果可能取决于所选择的参数，时序约束和实现的器件。对于更详细的内容，请查阅设计文件。除非另有说明，所有的代码和设计工作都是在PC平台上完成的。

    文档

    技术资源
    标题 编号 版本 日期 格式 文件大小
    简单的Σ-ΔADC - 源代码
    		 1.5 2018年9月26日
    简单的Σ-ΔADC，文档
    		 FPGA-RD-02047 1.5 2018年9月26日


    像大多数网站一样，我们使用cookie和类似的技术来增强您的用户体验。我们也允许第三方在我们的网站上放置cookies。如您继续使用本网站，即表示您同意使用本网站所述的cookiesCookie政策。

    关于我们

    销售

    亚搏国际网址
    晶格二维码