N输入到1个输出MIPI CSI-2并排端聚合

以最小的延迟将多个图像传感器聚合为单个输出

管理多个CSI-2传感器:相机已经非常普及和众多在当今许多应用。yabovip888系统设计人员都面临着移动从多个CSI-2传感器的数据到应用处理器(AP),在那里它可被进一步加工。yabovip888为了帮助克服的AP输入资源的限制,来自多个摄像机的数据可以被聚集到单个流。

结合交联:莱迪思FPGA交联系列结合了FPGA的高性能的硬化d-PHY接口的灵活性,非常适合解决许多视频桥接,聚集和ISP的设计挑战。

完整的参考设计:该参考设计通过线串接多达5个通道水平线。N个输入到1个输出MIPI CSI-2并排端聚合参考设计包括一个彻底的记录设计例如搭载格子CSI-2 / DSI d-PHY接收机和CSI-2 / DSI d-PHY IP核。

特性

  • 聚集最多5 MIPI CSI-2输入水平通道,每个通道具有多达四个通道(最多15个总的Rx时钟和数据通道到软IP)
  • 使用软或硬兼容mipi的IP的组合
  • 每通道最大1.2 GPBS的Rx
  • 一条,两条或四条Tx车道
  • 每车道最大1.5 Gbps Tx(最大带宽6 Gbps)

跳到

框图

文档

技术资源
标题 数量 日期 格式 大小
文档 - CSI-2并排端聚合参考设计交联
fpga - rd - 02192 1.0 2020年5月1日 PDF 1.8 MB
CSI-2并排端聚合参考设计交联 - 源代码
1.0 2020年5月1日 压缩 18.9 MB


像大多数网站一样,我们使用cookie和类似的技术来增强您的用户体验。我们也允许第三方在我们的网站上放置cookies。如您继续使用本网站,即表示您同意使用本网站所述的cookiesCookie政策