i2c master - 汉语兼容

相关产品


machxo3.

参考设计徽标此参考设计基于Opencores I2C主核心，并在I2C和WIPHBONE总线之间提供桥梁。这种设计的典型应用包括符合符合符合载板微控制器和多个I2C外围组件之间的界面。I2C主核心生成时钟并负责每个数据传输的启动和终止。

I2C（集成电路间电路）主机 - WISHBONE兼容

    跳到

    性能和规模

    设备家庭 测试设备* 表现 I / O引脚 设计尺寸 修订
    machxo3l™6. lcmxo3l-4300c-
    6BG256C.    		 > 50MHz. 29. 201 LUT（Verilog-LSE Source） 1.5
    243 LUT（Verilog-SYN来源） 1.5
    218 LUT（VHDL-LSE来源） 1.5
    243 LUT（VHDL-SYN源） 1.5
    machxo2™1 lcmxo2-1200hc-
    4TG100C.    		 > 50MHz. 29. 201 LUT（Verilog来源）
    218 LUT（VHDL源）    		 1.5
    machxo™2 lcmxo256c-
    3T100C.    		 > 50MHz. 29. 198 LUTS（Verilog来源）
    217 LUT（VHDL源）    		 1.5
    ECP5™5. lfe5u-45f-
    6mg285c.    		 > 50MHz. 29. 203 LUT（Verilog来源）
    209 LUT（VHDL源）    		 1.5
    latticeecp3™3. lfe3-17ea-
    6ftn256c.    		 > 50MHz. 29. 261 luts（Verilog来源）
    252 LUT（VHDL源）    		 1.5
    Latticexp2™4. lfxp2-5e-
    5M132C.    		 > 50MHz. 29. 252 LUT（Verilog源）
    248 LUT（VHDL源）    		 1.5

    1.使用带LSE（格子合成引擎）的LTCMXO2-1200HC-4TG100C生成性能和利用特性。
    2.使用LTICE Diamond 3.1设计软件使用LCMXO256C-3T100C生成性能和利用特性。
    3.使用LFE3-17EA-6FTN256C使用Lattice Diamond 3.1设计软件生成性能和利用特性。
    4.使用LFXP2-5E-5M132C使用带格式钻石3.1设计软件的性能和利用特性。
    5.使用LY5U-45F-6MG285C使用带LSE的LATTICE Diamond 3.1设计软件来生成性能和利用特性。
    6.使用带LSE和SynplifyPro®的Latice Diamond 3.1设计软件使用LCMXO3L-4300C-6BG256C生成性能和利用特性。

    *也可以在其他设备中工作。

    注意：上面显示的性能和设计尺寸仅估计。实际结果可能根据所选择的参数，时序约束和设备实现而变化。有关详细信息，请参阅设计的文档。除非另有说明，否则所有编码和设计工作都在PC平台上完成。

    文件

    技术资源
    标题 数字 版本 日期 格式 尺寸
    I2C主站与班币总线接口 - 源代码
    		 RD1046. 1.8 2016年2月2日
    I2C主站带汉语总线界面 - 文档
    		 RD1046. 1.6 2015年1月15日


    与大多数网站一样，我们使用cookie和类似的技术来增强您的用户体验。我们还允许第三方在我们的网站上放置Cookie。通过继续使用本网站，您同意使用cookie，如我们所述Cookie政策。

    关于我们

    销售量

    亚搏国际网址
    格子QR码