I2C总线主

相关产品


MachXO3

参考设计标志本参考设计旨在演示如何在一个晶格CPLD/FPGA设备中构造和使用一个快速和可配置的I2C-Bus主控制器。利用这个I2C总线主控制器提供的灵活性，设计人员可以与多达128个不同的I2C从设备进行通信，这些设备以标准或快速模式运行，事务大小从1字节到256字节不等。用户还可以定制VHDL代码来满足他们自己的特定需求，从而减少宝贵的CPLD/FPGA区域，同时保持他们所期望的晶格设备的速度性能。本设计符合飞利浦I2C总线规范1.0版。

I2C总线主控制器

    跳到

    性能和尺寸

    器件系列 测试设备* 性能 I / O引脚 利用 修订
    ECP5™7 LFE5U-45F-6MG285C > 33 mhz 18 198附近地区 5.8
    LatticeECP3™1 LFE3-17EA-6FTN256C > 33 mhz 18 200附近地区 5.8
    MachXO3L™8 lcmxo3l - 4300 c - 6 bg256c > 33 mhz 18 204附近地区(Verilog-LSE源) 5.8
    190 LUTs (Verilog-Syn源) 5.8
    200级的LUT（VHDL-LSE源） 5.8
    191 LUTs (VHDL-Syn源) 5.8
    MachXO2™2 lcmxo2 - 256 hc - 4 tg100c > 33 mhz 18 191附近地区 5.8
    MachXO™3. LCMXO256C-3T100C > 33 mhz 18 192附近地区 5.8
    LatticeXP2™4 LFXP2-5E-5M132C > 33 mhz 18 201附近地区 5.8
    ispMACH®4000ZE5 LC4256ZE-5TN144C > 33 mhz 18 154附近地区 5.8
    平台经理™6 LPTM10-1247-3TG128CES > 33 mhz 18 192附近地区 5.8

    1.使用LFE3-17EA-6FTN256C和Lattice Diamond®3.1设计软件生成性能和使用特性。
    2.性能和使用特性是使用LCMXO2-256HC-4TG100C与格构钻石3.1设计软件与LSE(格构合成引擎)生成的。
    3.性能和使用特性由LCMXO256C-3T100C与LSE的Lattice Diamond 3.1设计软件生成。
    4.使用LFXP2-5E-5M132C和Lattice Diamond 3.1设计软件生成性能和使用特性。
    5.使用LC4256ZE-5TN144C和Lattice ispLEVER®Classic 1.4软件生成性能和使用特性。
    6.使用LPTM10-1247-3TG128CES和Lattice Diamond 3.1设计软件生成性能和使用特性。
    7.性能和使用特性由LFE5U-45F-6MG285C与晶格钻石3.1设计软件与LSE生成。
    8.使用LCMXO3L-4300C-6BG256C和Lattice Diamond 3.1设计软件，使用LSE和Synplify Pro®生成性能和使用特性。

    *也可以在其他设备上工作。

    请注意:上述性能和设计尺寸仅为估计值。实际结果可能会根据选择的参数、时间约束和设备实现而有所不同。有关详细信息，请参阅设计文档。除非另有说明，所有的编码和设计工作都是在PC平台上完成的。

    文档

    技术资源
    标题 数量 版本 日期 格式 大小
    I2C(集成电路间)主控制器-文档
    		 RD1005 5.8 3/6/2014 PDF 987.4 KB
    I2C(内部集成电路)主控制器的源代码
    		 RD1005 5.9 1/10/2015 邮政编码 809.7 KB
    用于MachXO的i2C主控制器源代码
    		 7/1/2005 邮政编码 6.3 MB


    与大多数网站一样，我们使用cookie和类似的技术来增强用户体验。我们也允许第三方在我们的网站上放置cookies。继续使用本网站，即表示您同意使用本网站所述的cookies饼干的政策。

    关于我们

    销售

    亚搏国际网址
    晶格二维码