8位数据，无奇偶校验和1个停止位- 通用异步接收器/发射器（UART）对从外围设备或CPU接收的数据字符上的串行转换执行串行并行。它以固定的8位数据，无奇偶校验和1个停止位运行。
可配置的FIFO选项- 两个UART发送器和接收器都具有可配置的FIFO选项，可用于更好的吞吐量。FIFO缓冲区利用晶格半导体DPRAM（双端口随机存取存储亚博体彩官网器）IP，其深度可以使用Lattice Radiant™IP目录，LatticeDiamond®IpExpress或清晰度设计器进行配置。
完整的参考设计- 在Verilog中实施。提供培训数据集，项目和源文件和测试台以启用修改。